Partner
Schon seit vielen Jahren arbeiten Prozessoren nun nicht mehr mit physischen Speicheradressen, sondern mit virtuellen Adressen. Diese Technik ermöglicht es insbesondere, einem Programm mehr Speicher zuzuteilen, als der Computer in Wirklichkeit hat, indem er im physischen Speicher nur die Daten speichert, die zu einem gegebenen Zeitpunkt erforderlich sind. Die restlichen Daten bleiben dabei auf der Festplatte. Bei einem Speicherzugriff muss also eine Übersetzung von der virtuellen auf die physische Adresse erfolgen. Um das zu erreichen, verwendet man zur Verbindung eine riesige Tabelle. Das Problem ist, dass diese Tabelle so umfangreich ist, dass sie nicht auf dem Chip gespeichert werden kann. Sie befindet sich also im Hauptspeicher und kann sogar paginiert werden (so dass ein Teil der Tabelle nicht im Speicher präsent ist).
Dieser Übersetzungsschritt würde die Speicherzugriffe viel zu langsam machen, wenn er für jeden einzeln durchgeführt werden müsste. Folglich haben sich die Ingenieure wieder auf das Lokalitätsprinzip berufen und einen kleinen Cachespeicher direkt auf dem Prozessor hinzugefügt, der die Verbindungen einiger Adressen speichert, auf die kürzlich zugegriffen wurde. Dieser Cachespeicher nennt sich Vorgriffspuffer oder auf Englisch Translation Look-aside Buffer (TLB). Intel hat die Funktion seines TLB für die neue Architektur komplett überarbeitet. Bis jetzt beruhte der Core 2 auf einer ersten, extrem kleinen (16 Eingaben) Daten-TLB-Ebene, die auch sehr schnell und ausschließlich für die Ladevorgänge zuständig war, und auf einer zweiten, umfangreicheren Ebene (256 Eingaben), die sich um die Ladevorgänge, die auf der ersten TLB-Ebene fehlgeschlagen waren, und um die Ordnungsvorgänge kümmerte.
Der Nehalem bietet künftig zwei richtige TLB-Ebenen: Die erste TLB-Ebene ist zwischen Daten und Anweisungen aufgeteilt. Das Daten-TLB der Ebene 1 speichert künftig 64 Eingaben bei kleinen Seiten (4 KB) oder 32 bei großen Seiten (2 MB/4 MB), während der Anweisungs-TLB der Ebene 1 seinerseits 128 Eingaben für kleine Seiten (unverändert seit dem Core 2) und sieben für die großen Seiten speichert. Die zweite Ebene ist ihrerseits verbunden und kann bis zu 512 Eingaben speichern. Sie funktioniert nur mit kleinen Seiten. Ziel dieser Verbesserung ist es, die Performance von Anwendungen zu steigern, die große Datensätze verwenden. Genau wie bei der Einführung der Verzweigungsvorhersage-Einheiten auf zwei Ebenen findet man auch hier die Serverorientierung dieser Architektur wieder.
Man sollte noch einmal auf den SMT zurückkommen, da er auch Auswirkungen auf die TLB hat. So sind der Daten-TLB der Ebene 1 und der TLB der Ebene 2 dynamisch zwischen zwei Threads aufgeteilt. Umgekehrt ist der Anweisungs-TLB der Ebene 1 statisch für die kleinen Seiten aufgeteilt, während der für die großen Seiten gänzlich repliziert ist, was angesichts seiner kleinen Größe verständlich wird (man findet also sieben Eingaben pro Thread wieder).
- Intel, amd was ist besser für vmware ? [Prozessoren]
- Intel i7 - Nehalem oder Bloomfield? [Prozessoren]
- News: Intel Core i7 - Modelle und Preise [Prozessoren]
- Core i7 oder doch ein alter Q9550 oder 9650 [Prozessoren]
- | [Neu] Erste Benchmarks von Corei5 und Corei7 860 [Prozessoren]
Haben Sie Fragen? Die Tom's Hardware Community hilft!
- 1 / 2
- Weiter
-
Toller Artikel, sehr interessant!
Nun bin ich noch mehr gespannt, was die CPUs nun wirklich bringen!
Wahrlich einer der besten Artikel der letzten Monate.
Schade nur dass der Nehalem so wenig L2-Cache bekommen wird.
Wenn dies einer der besten Artikel der letzten Monate ist...
Sehr informativ und verständlich geschrieben, sehr schön!
Der Nehale baucht nicht soviel 2nd level cache, dieser wurde bei den alten Architekturen primär zum Verstecken der miesen Speicheranbindung verwendet. Wir hatten die Gelegenheit unsere eigene Software (Raytracer) auf einem Nehalem-System zu testen und wurden ohne Anpassung (kein SSE4.1 oder SSE4.2 mit Beschleunigung von Faktor 2.5-3 belohnt). Ich denke der Grossteil der Beschleunigung ist einfach durch den (mittlerweile auch für Intel :-) Memorycontroller on-chip zurückzuführen. Gut, SMT hilft natürlich auch mit gut 25%. Alles in allem ein Höllenteil und für AMD sehe ich ernsthafte Probleme am Horizont. Die K10 Architektur hat so wie es derzeit aussieht absolut nichts dagegen zu setzen.
Euer Arno
Sehr informativ und der Nehalem erscheint ja fast unschlagbar. Da müsste AMD ganz schön nachziehen um da mithalten zu können.
Durch den integrierten Memorycontroller wird aber Intel wieder mehr mit Abwärme zu kämpfen haben. Die TDPs sollen ja größenteils über 110 W liegen.
Sehr schön wenn die CPUs bei Raytracing schneller sind, hoffe das die Entwicklung für RTGames verbessert.
"Intel wird einige Zeit gebraucht haben, um AMD in diesem Punkt einzuholen, aber wie immer macht der Riese eben nur ganze Sachen."
Genau solche Sätze bringen euch immer wieder den Vorwurf ein, dass eure Berichterstattung gekauft ist. Vielleicht solltet ihr euren Lektor feuern.
Stimmt aber teilweise, Intel hat einfach viel mehr Geldreserven um Eventualitäten schnell zu umschiffen, die können sich ja sogar noch Verzögerungen leisten und von der Anzahl der Mitarbeiter sind die auch größer wodurch die die Kräfte vielleicht. auch felxibler verteilen können.
Welche Probleme da dann später dank Speichercontroller noch auftreten werden wir ja sehen, aber bisher haben die ja noch keine gehypten Bugs wie der TLB-Bug bei AMD.
@Webstar
So ein Unsinn. Sie haben nur gesagt, dass sie ihre Sache gut gemacht haben, und haben auch begründet wieso.
Ich finde es lächerlich, dauernd auf solche Sätze zu lauern und aus jeder Mücke einen Elefanten zu machen.
Wenn alle Artikel zumindest auf diesem Niveau (kaum Rechtschreibfehler, fundierte Recherche, gutes Thema und verständliches Deutsch) wären, dann hätte tom's hardware seine frühere Qualität wieder erreicht.
stimme pornseller voll zu ^^
OMG bald ist es aus mit AMD. (wen das so weitergeht.
bald is es mit amd vorbei - das haben wir jetzt schon oft gehört
Die haben gerade ein paar Milliarden bekommen, so schnell werden wir die nicht los und das ist auch gut so.
wow eine neue cpu
mal benchmarks abwarten - wenn nicht 2 mal so schnell wie der alte "pro core gerechnet" dann ist es eher unbrauchbar.
Hey, alle wollen benchmarks? Kein Problem:
http://www.computerbase.de/news/ha [...] 0_293_ghz/
Keine Ahnung warum tomshardware diese Datein nicht im Artikel verarbeitet hat. Aber davon mal abgesehen, habt ihr den Artikel selbst geschrieben oder handelt es sich um "copy and paste"? Der Bericht ist richtig gut, sogar so gut, dass er zu den übrigen überhaupt nicht passt.
@bernddasBrot: Böse Welt... wie der den QX9770 versägt, ouhauaha
hehe... jep. Zudem wird er wohl nur ein fünftel kosten
.
was meint ihr, sollte man noch abwarten bis nov./dez. für den kauf eines neuen rechners oder bei den "alten" prozessoren zuschlagen? vielleicht werden die "alten" dann billiger. bin sehr unschlüssig.