Schon beim Testen stellten wir fest, dass der i875P-Chipsatz eine sehr hohe Performance besitzt. Dass dies nicht allein auf die Einführung des Zweikanalbetriebs für DDR400 zurückzuführen ist, war uns jedenfalls klar. Intel musste also am Speicherinterface MCH erhebliche Entwicklungsarbeit hineingesteckt haben. Des Pudels Kern liegt in der hardwareseitigen "Performance Acceleration Technology" (PAT), wie sie die Marketing-Strategen getauft haben.
Hat der billige Springdale-Chipsatz das auch? Leider nicht...
Intel wendet einen kleinen Trick an, um noch ein Quäntchen aus dem MCH herauszukitzeln. Durch eine Verbesserung des Logikdesigns ist es dem Hersteller gelungen, 1 Takt bei der CPU-seitigen Anfrage für einen Speicherzugriff, einen weiteren Taktzyklus beim DRAM Chip Select zu sparen. Das funktioniert jedoch nur beim i875/Canterwood und einem FSB von 200 MHz. Der Springdale-Chipsatz besitzt PAT nicht. Generell erfolgt die Selektierung zwischen Canterwood- und Springdale durch so genanntes "Speed Binning" wie es schon aus der Prozessorfertigung bekannt ist. Erfüllt das Silizium die hohen Anforderungen der Canterwood-Qualifikation wie beispielsweise PAT nicht, kann es nur noch die Springdale-Qualifikation durchlaufen. Erst wenn beide Tests gescheitert sind, wandert der Chip in den Mülleimer.
Schlaue Intel-Strategen nennen übrigens die 2 eingesparten Taktzyklen, die lediglich die Latenzzeit des Speichers verkürzen, blumig "Bypass-Paths" (Umgehungspfade) und "faster Paths" (schneller Pfade).
